Micrel 12-BIT PARITY GENERATOR/CHECKER SY10E160 SY100E160 说明书

SY10/100E160是高速的12位奇偶校验生成器/检查器，具有差分输出，用于新的高性能ECL系统。当输入中有奇数个逻辑高电平时，输出Q才会取得逻辑高电平。使能输入（EN）上的逻辑高电平将输出Q强制为逻辑低电平。E160的另一个特点是输出寄存器。两个多路复用器及其相关信号通过提供保持现有数据、加载新的奇偶校验数据或将外部数据进行移位的选项来控制寄存器输入。要保持现有数据，Hold信号（HOLD）必须为逻辑低电平。如果HOLD信号为逻辑高电平，则通过第一个多路复用器传递Q输出处的数据。将Shift信号（SHIFT）设置为逻辑高电平将使S-IN引脚处的数据移入输出寄存器。如果SHIFT信号为逻辑低电平，则第一个多路复用器的输出将通过传递到寄存器。寄存器本身在CLK1或CLK2（或两者）的上升沿上同步。