ST 74LVQ280 9 BIT PARITY GENERATOR 数据手册
74LVQ280是一款低压CMOS 9位奇偶校验发生器，采用亚微米硅栅极和双层金属布线C2MOS技术制造。它非常适合低功耗和低噪声3.3V应用。它由九个数据输入（A到I）和奇偶校验输出（ΣODD和ΣEVEN）组成。九个数据输入控制输出条件。当高电平输入的数量为奇数时，ΣODD输出保持高电平，ΣEVEN输出低电平。反之，当高电平数量为偶数时，ΣEVEN输出保持高电平，ΣODD输出低电平。IC可以生成奇数或偶数校验，使其具有灵活的应用。通过级联，可以轻松扩展字长能力。所有输入和输出都配备了防止静电放电的保护电路，使其具有2KV ESD免疫性和瞬态过电压。
厂商: ST
文件类型: PDF
文件大小: 211 KB
文件校验: B080ABC6D3FAD03A88463A64E2962F47
上传时间: 2012-05-10 11:52:00
下载统计: 420
PDF链接: ST 74LVQ280 9 BIT PARITY GENERATOR 数据手册 PDF