TEXAS INSTRUMENTS CDC509 3.3-V PHASE-LOCK LOOP CLOCK DRIVER 数据手册

CDC509是Cypress Semiconductor公司的一款高性能、低抖动、低偏斜的锁相环(PLL)时钟驱动器。它使用PLL精确地对齐输出(FBOUT)反馈到输入时钟(CLK)信号的频率和相位。它专门设计用于同步DRAM。CDC509工作电压为3.3 V VCC，设计用于每输出驱动五个时钟负载。一个五路输出和一个四路输出提供九个低偏斜、低抖动复制CLK。输出信号占空比调整为50%，与CLK的占空比无关。每个输出行可以通过控制(1G和2G)输入分别启用或禁用。当G输入为高时，输出在频率和相位上与CLK切换;当G输入为低时，输出被禁用到逻辑低状态。与许多包含PLL的产品不同，CDC509不需要外部RC网络。PLL的环形滤波器集成在芯片中，减少了PCB的面积。