ANALOG说明书大全

AD9517-2是12通道时钟发生器，内置2.2GHzVCO,支持1到32分频，输出频率从1.6GHz到800MHz，支持LVPECL,LVDS和CMOS三种输出接口。

文件类型: PDF 大小:1791 KB

该产品是一款12通道时钟发生器，内置2.0GHz VCO，具有低相位噪声和锁相环，可接受250MHz的参考信号。

文件类型: PDF 大小:1796 KB

1

文件类型: PDF 大小:0 KB

AD9518-1是一款6通道时钟发生器，内置2.5GHz VCO，支持1对差分或2对单端参考输入，可选外部VCO/VCXO到2.4GHz，支持自动和手动参考切换/保持模式，可从保持模式中自动恢复，支持250MHz参考，可编程延迟到PFD，支持数字或模拟锁定检测，3对1.6GHz LVPECL输出，每对共享1到32个带粗相位延迟的分频器，附加输出抖动225 fs rms，配对输出通道间偏移<10ps，开机时自动同步所有输出，需要时手动同步输出，带有串行控制端口，48引脚LFCSP封装。

文件类型: PDF 大小:1338 KB

AD9518-2是一款6路时钟发生器，集成2.2GHz VCO，具有低相位噪声和锁相环功能。

文件类型: PDF 大小:1352 KB

该文档介绍了AD9518-3 Rev. 0集成了2.0 GHz VCO的6-输出时钟发生器的特点和特性，包括低相位噪声、相锁环、可调的VCO频率范围、参考输入监测能力、自动和手动参考切换模式、可接受高达250 MHz的参考频率等。

文件类型: PDF 大小:1361 KB

1

文件类型: PDF 大小:1073 KB

AD9520-01是一款集成了12路LVPECL和24路CMOS输出时钟生成器的器件，具有亚皮秒级抖动性能和2.8 GHz VCO。该器件还集成了锁相环和电压控制振荡器，并支持SPI和I2C接口。

文件类型: PDF 大小:1188 KB

AD9520-0是一个低相位噪声、锁相环（PLL）时钟发生器，集成2.8 GHz VCO，具有12个LVPECL输出和24个CMOS输出。

文件类型: PDF 大小:1619 KB

1

文件类型: PDF 大小:0 KB

AD9520-2是12路LVPECL/24路CMOS输出时钟发生器，集成了2.2GHz VCO，具有低相噪、相位锁定环路(PLL)。

文件类型: PDF 大小:1636 KB

AD9520-3是一款12 LVPECL/24 CMOS输出时钟发生器，集成2GHz VCO。

文件类型: PDF 大小:1657 KB

AD9520-5是一款低相噪、相位锁定环路(PLL)，支持外部3.3 V/5 V VCO/VCXO到2.4 GHz，1个差分或2个单端参考输入，接受CMOS、LVDS或LVPECL参考到250 MHz，接受16.67 MHz到33.3 MHz晶体作为参考输入，可选参考时钟倍频器，参考监控功能，自动和手动参考开关/保持模式，带有可选的可逆/不可逆开关，在参考之间无闪变开关，从保持模式自动恢复，数字或模拟锁定检测，可选零延迟操作，12个1.6 GHz LVPECL输出分为4组，每组3个都有1到32个带相位延迟的分频器，加性输出抖动低至225 fs rms，分组输出的通道间偏斜<16 ps，每个LVPECL输出可以被配置为差分或单端，并可以选择输出频率和相位偏移。

文件类型: PDF 大小:1468 KB

该文件介绍了一款集成了2.8 GHz VCO的12 LVDS/24 CMOS输出时钟发生器。它具有低相位噪声、相锁环（PLL）、支持外部3.3 V/5 V VCO/VCXO和多种参考输入等特点。

文件类型: PDF 大小:1622 KB

该产品是一款12路LVDS/24路CMOS输出时钟发生器，集成了2.4GHz VCO，低相位噪声、相位锁定环路（PLL）。

文件类型: PDF 大小:1636 KB

AD9522-2是Analog Devices公司推出的一款集成2.2GHz VCO的12LVDS/24CMOS输出时钟发生器，具有低相位噪声、频率合成等特点。

文件类型: PDF 大小:1623 KB

AD9522-3是12个LVDS/24个CMOS输出时钟发生器，集成了2GHz VCO。

文件类型: PDF 大小:1644 KB

AD9522-4是一款12 LVDS/24 CMOS输出时钟发生器，集成了1.6 GHz VCO。

文件类型: PDF 大小:1607 KB

AD9522-5是Analog Devices生产的一种低相噪，相位锁定环路（PLL）的芯片。该芯片支持外部3.3 V/5 V VCO/VCXO到2.4 GHz，支持1个差分或2个单端参考输入，接受CMOS、LVPECL或LVDS参考到250 MHz，接受16.62 MHz到33.33 MHz晶体作为参考输入，具有可选的参考时钟倍频器，支持参考监测功能，具有自动和手动参考切换/保持模式，具有可选的反向/非反向切换，在参考之间无故障切换，可从保持模式自动恢复，支持数字或模拟锁定检测，可选零延迟操作。该芯片具有12个800 MHz LVDS输出，分为4组，每组3个具有1-to-32的除法器，具有相位延迟。叠加的宽带抖动低至242 fs rms，分组输出通道间偏斜小于60 ps，每个LVDS输出可以被配置为独立的输出或连接到PLL的内部1-to-32分频器。

文件类型: PDF 大小:1457 KB

该文档介绍了AD9540 Rev. A低抖动时钟发生器的特点和特性，包括优异的内在抖动性能、多种可编程参数和模式、支持的输入和输出频率等。

文件类型: PDF 大小:747 KB