摩托罗拉说明书大全

1

文件类型: PDF 大小:0 KB

MC10E/100E212是一种可扫描的注册ECL驱动器，通常用作ECL缓存驱动器的扇出内存地址驱动器。它具有较大的时钟到输出延迟、双差分输出、主复位和扫描输出等特点。

文件类型: PDF 大小:70 KB

MC10E/100E212是可扫描注册的ECL驱动器，通常用作ECL缓存驱动器的扇出存储器地址驱动器。在基于VLSI阵列的CPU设计中，使用E212允许用户节省阵列输出单元功能和输出引脚。输入移位寄存器设计有控制逻辑，极大地方便了其在边界扫描应用中的使用。

文件类型: PDF 大小:70 KB

MC10E/100E211是一种低偏置1:6倍频器，专门设计用于低偏置时钟分配应用。它可以由差分或单端ECL驱动，或者如果使用正电源，则可以由PECL输入信号驱动。如果要使用单端输入，则应将VBB引脚连接到CLK输入，并通过0.01µF电容器旁路接地。VBB供应被设计为在单端输入条件下作为E211输入的开关参考，因此该引脚只能源/汇0.5mA电流。

文件类型: PDF 大小:78 KB

MC10E/100E211是一款低偏移1:6分频器，专为低偏移时钟分配应用而设计。该设备可以由差分或单端ECL驱动，或者如果使用正电源，则可以由PECL输入信号驱动（PECL是Positive ECL的缩写，PECL电平是相对于+5V而不是地的ECL电平）。如果要使用单端输入，VBB引脚应连接到CLK输入，并通过0.01µF电容器旁路到地。VBB供电被设计为在单端输入条件下作为E211输入的切换参考，因此该引脚只能提供/吸收最多0.5mA的电流。

文件类型: PDF 大小:78 KB

MC100LVE210是一款低压、低偏移双差分ECL分频缓冲器，专为时钟分配设计。该器件在一个芯片上集成了一个1:4和一个1:5缓冲器。采用全差分时钟路径，以最小化器件和系统偏移。双缓冲器允许通过单个芯片进行两个信号的分频，从而将两个基本信号之间的偏移从部件到部件偏移减少到输出到输出偏移。与使用两个LVE111相比，这种能力将偏移减少了4倍。MC100LVE210在-3.3V供电的情况下工作，而MC100E210则从标准的-4.5V 100E电压供应提供相同的功能和性能。

文件类型: PDF 大小:80 KB

1

文件类型: PDF 大小:0 KB

MC10EL/100EL04是2输入的AND/NAND门，具有更高性能。与E104相比，EL04的传播延迟和输出转换时间明显更快，非常适合需要极致AC性能的应用。

文件类型: PDF 大小:52 KB

MC10EL/100EL01是一个4输入OR/NOR门，该器件具有更高性能功能，与E101器件功能等效。与E101相比，EL01的传播延迟和输出转换时间明显更快，非常适合那些需要极限AC性能的应用。

文件类型: PDF 大小:51 KB

EL57是一个全差分4:1多路复用器，可以用作2:1多路复用器，SEL0输入选择D0和D1。EL57的全差分架构使其非常适合在低偏移应用中使用，例如时钟分布。SEL1是最重要的选择线。应用于选择输入的二进制数将选择相同编号的数据输入（即，00选择D0）。为单端或AC耦合接口提供了多个VBB输出。在这些场景中，VBB输出应连接到数据条输入，并通过0.01μF电容旁路到地。请注意，VBB输出可以源/汇0.5mA的电流，而不会破坏电压水平。

文件类型: PDF 大小:98 KB

MC10E457/100E457是一款3位差分2:1多路复用器，全差分数据路径使其成为多路复用低偏移时钟或其他偏移敏感信号的理想选择。多个VBB引脚用于简化交流耦合输入信号。更高的频率输出为器件提供了>1.0GHz带宽，以满足最苛刻的系统时钟需求。提供单独的选择和一个公共选择，使器件适合数据路径和随机逻辑应用。差分输入具有内部钳位结构，这将强制在开路输入条件下门的Q输出进入低状态。因此，未使用的门的输入可以保持打开状态，并且不会影响其余器件的操作。请注意，输入钳位仅在两个输入均低于VCC 2.5V时才会起作用。

文件类型: PDF 大小:71 KB

MC10E/100E452是5位差分寄存器，具有差分数据（输入和输出）和时钟。寄存器由正时钟（CLK）输入的正向转换触发。Master Reset（MR）高电平异步重置所有寄存器，使Q输出变为低电平。差分输入结构被夹紧，这样未使用寄存器的输入可以保持打开状态，而不会影响器件的偏置网络。夹紧动作将断开D和CLK侧的输入。由于器件是边缘触发的触发器，同时打开时钟和数据输入会导致输出达到未标识但有效的状态。请注意，输入夹具仅在两个输入都降至低于VCC 2.5V时才工作。器件的完全差分设计使其非常适合需要注册数据路径的非常高频应用。

文件类型: PDF 大小:71 KB

MC10E/100E452是一个带有差分数据和时钟的5位差分寄存器。它具有高触发的边沿触发器特性，适用于高频应用。

文件类型: PDF 大小:71 KB

MC10/100E445是一款集成的4位串行并行数据转换器。该设备设计用于NRZ数据速率高达2.0Gb/s。芯片生成4分频和8分频时钟，用于4位转换和两个芯片的8位转换功能。转换序列选择将第一个串行位转换为Q0，第二个转换为Q1等。

文件类型: PDF 大小:78 KB

MC10E/100E431是一种具有差分时钟、数据输入和数据输出的3位触发器。它具有边沿触发的异步设置和复位控制，使得用户可以快速设置或复位触发器，并在下一个时钟边沿继续时钟操作，而无需取消设置/复位信号（与级别控制的设置/复位不同）。E431还设计有更大的内部摆动，旨在最小化穿越阈值区域的时间，从而减少亚稳态敏感窗口。差分输入结构被夹紧，因此未使用的寄存器输入可以保持打开而不会干扰器件的偏置网络。夹紧操作将使D和CLK输入断开连接。由于器件的边沿触发触发器特性，同时打开时钟和数据输入会导致输出达到一个未知但有效的状态。请注意，输入夹紧仅在两个输入都下降到低于VCC的2.5V时起作用。

文件类型: PDF 大小:69 KB

MC10E/100E431是3位边沿触发型寄存器。该器件具有3位的数据输入、3位的数据输出、1位的时钟输入、1位的数据设置输入、1位的数据复位输入。该器件的时钟和数据输入采用差分结构，该结构能够使器件具有更大的摆幅，从而减少翻转延迟时间，提高开关速度，降低器件的亚稳状态时间。该器件的输入端具有钳位功能，可防止器件在不用时产生偏置电压。当数据或时钟输入端短路时，器件会输出一个确定的状态。

文件类型: PDF 大小:69 KB

MC10E416/100E416是5位差分线接收器，带有2.0GHz带宽的高频输出，非常适合高速振荡器缓冲器。

文件类型: PDF 大小:69 KB

MC10E416/100E416是一个5位差分线路接收器。它具有2.0GHz的带宽，适用于缓冲非常高速振荡器。它还具有两个增益阶段，适用于高带宽放大器应用。差分输入具有内部夹紧结构，可将开路输入条件下的门的Q输出强制为低电平。因此，未使用的门的输入可以保持开路，不会影响其他部分的操作。

文件类型: PDF 大小:69 KB

MC100EL1648是一种低功率电压控制振荡器，适用于需要固定频率时钟的许多应用。它基于MC1648的VCO电路拓扑结构，使用Motorola的MOSAIC III先进双极工艺技术制造，能以更高的频率工作，并且电流只有MC1648的一半。MC100EL1648具有ECL输出电路，采用了片上终端电阻，方便将输出信号直接交流耦合到传输线上。

文件类型: PDF 大小:76 KB

MC10EL/100EL15是一款低偏置1:4时钟分配芯片，专为低偏置时钟分配应用而设计。该芯片可由差分或单端ECL输入信号驱动，或者使用正电源时，可使用PECL输入信号。如果使用单端输入，则VBB输出应连接到CLK输入，并通过0.01µF电容接地。VBB输出设计为在单端输入条件下作为EL15输入的开关参考，因此该引脚只能源/汲取最多0.5mA的电流。EL15具有多路复用的时钟输入，可以用于分配较低速的扫描或测试时钟以及高速系统时钟。当SEL引脚为LOW（或不接入并由输入下拉电阻拉低）时，将选择差分时钟输入。通用使能（EN）是同步的，因此只有在输出已经处于LOW状态时才能使能/禁用它们。这避免了在异步控制时可能产生的残余时钟脉冲。内部触发器在输入时钟的下降沿上锁存，因此所有相关规格限制都是参考时钟输入的负边缘。

文件类型: PDF 大小:61 KB