飞利浦说明书大全

74HC/HCT08是高性能的Si-gate CMOS设备，兼容低功耗肖特基TTL（LSTTL）。它们符合JEDEC标准7A的规范。74HC/HCT08提供2输入AND功能。

文件类型: PDF 大小:82 KB

该文档介绍了74HC/HCT10三输入与非门的特点和特性。它们是高速Si-Gate CMOS器件，与低功耗肖特基TTL（LSTTL）兼容。该器件可提供3个输入的与非功能。

文件类型: PDF 大小:29 KB

该文件介绍了一款74HC/HCT107双JK触发器，具有复位功能，负边沿触发。它是高速Si门CMOS器件，与低功耗Schottky TTL（LSTTL）兼容。具有标准的输出能力和翻转器功能。

文件类型: PDF 大小:49 KB

74HC/HCT109是双正边沿触发，JK 翻转锁存器，具有独立的 J、K 输入、时钟 (CP) 输入、置位 (SD) 和复位 (RD) 输入；还有互补的 Q 和 Q 输出。设置和复位是异步活动低输入，独立于时钟输入工作。J 和 K 输入控制翻转锁存器的状态变化，如模式选择功能表所述。为了可预测的操作，J 和 K 输入必须在低至高时钟转换之前稳定一个设置时间。JK 设计允许将 J 和 K 输入连接在一起，以便作为 D 型翻转锁存器运行。

文件类型: PDF 大小:56 KB

该文件介绍了74HC/HCT11三输入与门的特点和特性，包括输出能力、功耗、传输延迟和输入电容等。

文件类型: PDF 大小:29 KB

该文档介绍了74HC/HCT112型号的双JK触发器，具有设置和复位功能，并且触发器为负边沿触发。该产品具有异步设置和复位功能，输出能力为标准。适用于高速Si-Gate CMOS设备，与低功耗Schottky TTL (LSTTL)兼容。具有双JK触发器，以及独立的设置和复位输入。适用于JEDEC标准规范7A。

文件类型: PDF 大小:89 KB

74HC/HCT123是双重可重触单稳态多谐振子，具有复位功能。该器件具有高电压和高输出驱动能力，内部具有施密特触发器，从而可以处理高频脉冲。74HC/HCT123引脚兼容低功率肖特基TTL（LSTTL）。

文件类型: PDF 大小:106 KB

74HC/HCT125是一种高性能的Si-门CMOS器件，具有3-状态输出。它具有四个非反相缓冲器/线路驱动器，可驱动高负载电容。

文件类型: PDF 大小:39 KB

74HC/HCT126是高速度Si门CMOS器件，与低功耗肖特基TTL(LSTTL)兼容。它们符合JEDEC标准号7A的规范。HC/HCT126是四个非反相缓冲/线驱动器，具有3态输出。3态输出(nY)受输出使能输入(nOE)控制。在nOE处为低时，输出将处于高阻抗关断状态。

文件类型: PDF 大小:38 KB

74HC/HCT132是高性能Si-gate CMOS器件，与低功耗肖特基TTL（LSTTL）兼容。它们符合JEDEC标准7A的规定。

文件类型: PDF 大小:66 KB

1

文件类型: PDF 大小:0 KB

74HC/HCT138是一种3-to-8线解码/多路复用器,具有反相功能,输出为互斥的低电平

文件类型: PDF 大小:45 KB

74HC/HCT139是高性能的Si-gate CMOS器件，兼容低功耗肖特基TTL（LSTTL）器件。它符合JEDEC标准7A的规定。74HC/HCT139是高性能、双2到4线解码/多路复用器。该器件有两个独立的解码器，每个解码器接受两个二进制加权输入（nA0和nA1）并提供四个互斥的低电平输出（nY0到nY3）。每个解码器都有一个低电平使能输入（nE）。当nE为高电平时，所有输出都被强制置高电平。使能可用作1到4解复用器应用的数据输入。

文件类型: PDF 大小:41 KB

该文档介绍了74HC/HCT14六路反相施密特触发器的特点和特性，它们是高速Si门CMOS器件，与低功率肖特基TTL（LSTTL）兼容。

文件类型: PDF 大小:67 KB

74HC/HCT147 10-to-4 line priority encoder 数据表介绍了该产品的特点特性

文件类型: PDF 大小:44 KB

1

文件类型: PDF 大小:0 KB

74HC/HCT153是高性能的Si门CMOS器件，与低功耗肖特基TTL（LSTTL）兼容，并且符合JEDEC标准7A的规定。两片74HC/HCT153的功能完全相同，分别为4输入多路复用器，可以从最多四个源中选择两位数据，源的选择由公共数据选择输入（S0，S1）进行。两个4输入多路复用器电路具有独立的低电平启用输入（1E，2E），可用于独立地存储输出。当相应的输出使能输入为高电平时，输出（1Y，2Y）被强制置低。“153”是逻辑实现的2极4位开关，开关的位置由施加到S0和S1上的逻辑电平决定。逻辑电平S0为高，S1为低时，多路复用器从D0和D1中选择输出；逻辑电平S0为低，S1为高时，多路复用器从D2和D3中选择输出；逻辑电平S0和S1均为高时，多路复用器从D4和D5中选择输出。

文件类型: PDF 大小:42 KB

4-to-16 line decoder/demultiplexer 74HC/HCT154是高速度Si-gate CMOS设备，与低功耗肖特基TTL (LSTTL)兼容。它们符合JEDEC标准第7A号的规范。

文件类型: PDF 大小:55 KB

74HC/HCT157是高速度Si-gate CMOS器件，具有非反向数据路径。该器件具有标准输出能力，属于MSI类别。

文件类型: PDF 大小:44 KB

该文件介绍了一款名为74HC/HCT158的四路2输入多路选择器，具有反向数据路径和标准输出能力。它可以从两个源中选择4位数据，并由一个公共数据选择输入(S)控制。四个输出以反向形式呈现所选数据。使得数据从两组寄存器移动到四个公共输出总线是“158”的常见用途。它还可以用作函数发生器，可实现高度不规则的逻辑。该产品符合JEDEC标准7A。

文件类型: PDF 大小:40 KB