TEXAS说明书大全

cdc328是德州仪器公司生产的一款时钟驱动器，它可以将一个输入信号分布到六个输出端，具有低输出偏移和可选正负极性的特点，主要用于时钟分布和时钟产生应用。

文件类型: PDF 大小:89 KB

CDC328A 1-LINE TO 6-LINE CLOCK DRIVER WITH SELECTABLE POLARITY 是一款提供 1 输入 6 输出的时钟驱动器，具有选择极性的功能。

文件类型: PDF 大小:89 KB

CDC329是德州仪器公司的一款时钟驱动器产品，它可以将一个时钟输入信号分布到六个输出端口，并提供开关噪声低、高驱动输出等特点。

文件类型: PDF 大小:79 KB

1

文件类型: PDF 大小:0 KB

1

文件类型: PDF 大小:0 KB

1

文件类型: PDF 大小:0 KB

CDC2510C 是 TI 公司发布的一款 3.3V 低偏斜、低抖动、相位锁定环路 (PLL) 时钟驱动器。它使用 PLL 精确地将反馈输出 (FBOUT) 与时钟输入 (CLK) 信号进行频率和相位对齐。它专为同步 DRAM 设计。CDC2510C 的工作电压为 VCC = 3.3 V 。它还提供了集成的系列阻尼电阻，使其非常适合驱动点对点负载。一组 10 个输出提供 10 个低偏斜、低抖动的 CLK 副本。输出信号占空比调整为 50%，与 CLK 的占空比无关。所有输出都可以通过单个输出使能输入进行使能或禁用。当 G 输入为高时，所有输出均为使能。

文件类型: PDF 大小:164 KB

CDC2516 3.3-V 相位锁定环时钟驱动器是一款高性能、低偏斜、低抖动、相位锁定环 (PLL) 时钟驱动器。它使用 PLL 精确地在频率和相位上对齐反馈输出 (FBOUT) 和时钟 (CLK) 输入信号。它专门设计用于与同步 DRAM 一起使用。CDC2516 在 3.3-V VCC 下工作，并提供集成串联阻尼电阻，非常适合驱动点到点负载。四个四路输出提供 16 个低偏斜、低抖动输入时钟的副本。输出信号占空比调整为 50%，与输入时钟的占空比无关。通过 1G、2G、3G 和 4G 控制输入，可以单独启用或禁用每个输出阵列。当 G 输入为高时，输出与 CLK 同步切换相位和频率；当 G 输入为低时，输出被禁用到逻辑低状态。与许多包含 PLL 的产品不同，CDC2516 不需要外部 RC 网络。

文件类型: PDF 大小:145 KB

CDC2536是一款高性能、低偏移、低抖动的时钟驱动器。它使用相位锁定环（PLL）将时钟输出信号与时钟输入（CLKIN）信号在频率和相位上精确对齐。它专为同步DRAM和常用微处理器设计，可工作在50 MHz至100 MHz的速度范围内，也可配置为半频输出以适应25 MHz的速度。CDC2536采用3.3V VCC供电，设计用于驱动50-Ω传输线。它还提供了片上串阻尼电阻，无需外部RC网络。

文件类型: PDF 大小:129 KB

CDC2582是一款高性能、低抖动、低延迟的时钟驱动器，采用相位锁定环（PLL）将时钟输出信号的频率和相位与差分LVPECL时钟输入（CLKIN，CLKIN）精确对齐。

文件类型: PDF 大小:128 KB

CDC2586是一款高性能、低偏斜、低抖动时钟驱动器。它使用相位锁定环(PLL)精确地对齐时钟输出信号的频率和相位，使其与时钟输入信号对齐。

文件类型: PDF 大小:150 KB

CDC2510是一款用于同步DRAM应用的3.3-V相位锁定环路时钟驱动器，它可将一个时钟输入分布到一个十个输出的银行中，单个输出使能端子可控制所有十个输出，外部反馈（FBIN）引脚用于将输出与时钟输入同步，集成串联阻尼电阻，无需外部RC网络，工作电压为3.3-V VCC，采用塑料24针细收缩小型外形封装

文件类型: PDF 大小:118 KB

cdc2509c是ti公司出的一款3.3v的锁相环时钟驱动器，该产品可支持25mhz到125mhz的频率，并且具有低失真和低抖动等特点。

文件类型: PDF 大小:164 KB

cdc203是德州仪器公司生产的一种3.3V 六路开关电路，它适用于要求低开关输出偏斜的应用场合。cdc203采用了流通架构，优化了pcb布局，中心针vcc和gnd引脚配置可最小化高速度开关噪声。该器件采用1-µm epic （增强性能植入cmos）工艺，在125℃时具有500ma的典型锁定-up免疫力，并采用塑料小外形封装。

文件类型: PDF 大小:77 KB

CDC204是一款具有六个独立反相器的器件，适用于需要输出之间低延迟的应用。它采用CMOS兼容的输入和输出，具有流通架构，可优化PCB布局。器件采用EPIC（Enhanced-Performance Implanted CMOS） 1微米工艺制造，具有良好的抗干扰性能。该器件具有多种封装选项。

文件类型: PDF 大小:93 KB

CDC208是一款双1线到4线时钟驱动器，适用于时钟分发应用。它具有低延迟传播特性、兼容TTL输入和CMOS输出、流过式架构优化PCB布局、中心引脚VCC和GND引脚配置以减少高速切换噪声等特点。

文件类型: PDF 大小:139 KB

CDC208是TI公司生产的一款时钟驱动器，它可以将一个输入信号分发到四个输出端，并且具有低抖动和高可靠性。

文件类型: PDF 大小:139 KB

cdc2351是达拉斯半导体公司生产的一款具有3.3v电压的低输出偏斜，低脉冲偏斜时钟驱动器，可用于时钟分布和时钟生成应用。该器件采用先进的双极互补金属氧化物半导体（bicmos）设计，具有极低的功耗。该器件具有塑料小外形（dw）和收缩小外形（db）两种封装形式。

文件类型: PDF 大小:96 KB

CDC2509是3.3V的锁相环时钟驱动器，它使用锁相环来精确地对齐时钟输入信号的频率和相位，并在频率和相位上准确地对齐反馈输出信号。该产品专门设计用于同步DRAM。CDC2509以3.3V VCC工作，并提供集成的串联阻尼电阻，使其非常适合驱动点对点负载。一个五个输出和一个四个输出的输出银行提供九个低斜率、低抖动的CLK副本。输出信号的占空比调整为50%，与CLK的占空比无关。每个输出银行可以通过控制输入（1G和2G）分别启用或禁用。当G输入为高时，输出会在相位和频率上与CLK切换;当G输入为低时，输出被禁用到逻辑低状态。与许多含有PLL的产品不同，CDC2509不需要外部RC网络。

文件类型: PDF 大小:118 KB

CDC2509A是一款高性能、低偏置、低抖动的相位锁定环（PLL）时钟驱动器。它使用PLL精确地将反馈（FBOUT）输出与时钟（CLK）输入信号在频率和相位上对齐。它专为与同步DRAM配套使用而设计。CDC2509A在3.3V VCC下工作，并提供集成的串阻尼电阻，使其非常适合驱动点对点负载。一组五个输出和一组四个输出提供了九个低偏置、低抖动的CLK副本。输出信号的占空比调整为50％，与CLK的占空比无关。每组输出可以通过控制（1G和2G）输入分别启用或禁用。当G输入为高电平时，输出与CLK同相位和频率切换；当G输入为低电平时，输出被禁用为逻辑低电平。与许多产品不同...

文件类型: PDF 大小:118 KB