Micrel说明书大全

该文件介绍了一款名为SY10/100E256的3位4:1多路复用器-锁存器，具有扩展的VEE范围、不同控制信号、差分输出等特点，完全兼容行业标准的10KH、100K ECL电平。

文件类型: PDF 大小:60 KB

本文件为SY10/100E241 8-bit scannable register的功能描述, 包括时序图和引脚定义, 详细介绍了其数据输入、输出、寄存器操作等特性

文件类型: PDF 大小:60 KB

SY100E222L是Micrel公司生产的一款高精度时钟发生器，支持4路可编程输出和15个LVPECL兼容差分输出，输出频率可达1.5GHz，输出至输出之间的时序偏差为50ps，可提供100k兼容I/O接口，工作电压为3.3V±10%，工作温度范围为-40°C~+85°C，采用52-pin LQFP封装。

文件类型: PDF 大小:70 KB

SY10/100E212是可扫描的注册式ECL驱动器，通常用作ECL缓存驱动器的扇出内存地址驱动器。它具有可扩展的VEE范围、高达1025ps的CLK到输出延迟以及双差分输出等特点。

文件类型: PDF 大小:61 KB

SY10/100E196 是用于极其精确的差分 ECL 输入边缘定位应用的 PDC 设计

文件类型: PDF 大小:80 KB

SY10E195/100E195是可编程延时芯片（PDC），主要设计用于时钟偏移和时序调整。它们提供可变延迟的差分ECL输入转换。延迟部分由逻辑图中所示的门链组成。前两个延迟元件具有经过修改的门，延迟大约为基本门延迟的1.25和1.5倍，大约为80ps。这两个元件为E195提供了大约20ps的数字可选分辨率。所需的器件延迟由七个地址输入D[0:6]选择，这些输入由接通锁存使能（LEN）控制的芯片上高信号来锁存。如果LEN信号为低或处于浮动状态，则锁存是透明的。因为E195的延迟可编程性是通过纯差分ECL门延迟来实现的，因此该器件可以在> 1GHz频率下运行，同时保持高推挽输出，适用于各种电路应用。

文件类型: PDF 大小:76 KB

SY10/100E193是一种用于新型高性能ECL系统中的错误检测和纠正(EDAC)电路。它生成8位字的海明奇偶校验码，并具有多种特性，如可扩展性、完全兼容性和内部输入下拉电阻等。

文件类型: PDF 大小:62 KB

SY10/100E175是9位锁存器，具有10位锁存输出(ODDPAR)，由9位数据输入的奇偶校验组成(ODDPAR如果输入的奇数为高电平)。E175还可以通过使用D8作为奇偶校验类型选择(L = 偶校验，H = 奇校验)并使用ODDPAR作为字节奇偶校验输出来生成字节奇偶校验。LEN引脚在逻辑高时有效，将数据锁存，并在置于逻辑低电平时使锁存器透明。

文件类型: PDF 大小:60 KB

SY10/100E171是一款用于新型高性能ECL系统的3位4:1多路复用器，具有差分输出、分选选择架构、与行业标准的10KH、100K ECL电平完全兼容等特点。

文件类型: PDF 大小:60 KB

SY10/100E164是16:1多路复用器，带有差分输出。选择输入(SEL0,1,2,3)控制哪一个16个数据输入(A0–A15)被传播到输出。对设计布局的特别关注导致了16个输入之间的典型偏斜仅为50ps。

文件类型: PDF 大小:58 KB

SY10E163/100E163是两款8:1多路复用器，专为使用于新型高性能ECL系统而设计。E163具有差分输出和公共选择输入。选择输入（SEL0、SEL1、SEL2）确定要将八个数据输入（A0–A7、B0–B7）中的哪一个传播到输出。

文件类型: PDF 大小:58 KB

SY10/100E160是高速的12位奇偶校验生成器/检查器，具有差分输出，用于新的高性能ECL系统。当输入中有奇数个逻辑高电平时，输出Q才会取得逻辑高电平。使能输入（EN）上的逻辑高电平将输出Q强制为逻辑低电平。E160的另一个特点是输出寄存器。两个多路复用器及其相关信号通过提供保持现有数据、加载新的奇偶校验数据或将外部数据进行移位的选项来控制寄存器输入。要保持现有数据，Hold信号（HOLD）必须为逻辑低电平。如果HOLD信号为逻辑高电平，则通过第一个多路复用器传递Q输出处的数据。将Shift信号（SHIFT）设置为逻辑高电平将使S-IN引脚处的数据移入输出寄存器。如果SHIFT信号为逻辑低电平，则第一个多路复用器的输出将通过传递到寄存器。寄存器本身在CLK1或CLK2（或两者）的上升沿上同步。

文件类型: PDF 大小:60 KB

SY10/100E158 5-BIT 2:1 MULTIPLEXER 是 Micrel, Inc. 推出的一款高性能 ECL 系统的多路复用器，具有差分输出，完全兼容行业标准 10KH、100K ECL 电平，内置 75KΩ 输入下拉电阻，兼容 Motorola MC10E/100E158，可在 28 脚 PLCC 封装中使用。

文件类型: PDF 大小:56 KB

SY10/100E141是8位全功能移位寄存器，设计用于新一代高性能ECL系统。E141可实现串并行输入和串并行输出，并且支持左右移位。八个输入D0-D7接受并行输入数据，而DL/DR接受串行输入数据以进行左右移位。SEL0和SEL1两个选择引脚允许四种操作模式：加载、保持、左移和右移，如真值表所示。输入数据满足最小建立时间后，在时钟上升沿将数据读入寄存器。逻辑高电平在Master Reset（MR）引脚上异步将所有寄存器复位为零。

文件类型: PDF 大小:62 KB

SY10E137，SY100E137是Micrel公司推出的非常高速的二进制振荡计数器。该计数器具有最小1.8GHz的计数频率，可满足各种应用。

文件类型: PDF 大小:64 KB

该文件介绍了NTB23N03R功率MOSFET的特点和特性，适用于低压、高速开关应用，如电源、转换器、电机控制和桥电路。

文件类型: PDF 大小:59 KB

SY10/100E137是非常高速的二进制纹波计数器，可操作于很高频率下并保持适度的功耗水平。该产品具有多种特性和特点，包括1.8GHz的最小计数频率、扩展的-4.2V至-5.5V VEE范围、同步和异步使能引脚、差分时钟输入和数据输出引脚等。

文件类型: PDF 大小:64 KB

SY10/100E136是6位同步、可预置、可级联的通用计数器。这些设备生成一个预测前进输出并接受一个预测前进输入。这两个特性允许级联多个E136以实现更宽的比特宽度计数器，这些计数器以几乎与独立计数器相同的频率运行。当E136达到终端计数之前，CLOUT输出将在一个时钟周期内脉冲低一计数。当计数器达到终端计数时，COUT输出将在一个时钟周期内脉冲低。有关如何利用设备的预测前进特性的更多信息，请参阅本数据表的应用部分。差分COUT输出有助于E136在可编程分频器和自停止计数器应用中使用。与H136和其他类似的通用计数器设计不同，E136的进位输出和预测前进输出信号是在芯片上注册的。这种设计可以减轻由于进位延迟而导致的误差。

文件类型: PDF 大小:96 KB

SY10/100E131是高速四路主从D型触发器，具有差分输出，适用于新型高性能ECL系统。触发器可以通过保持CC（公共时钟）为逻辑低电平，并使用四个单独的CE（时钟使能CE0-CE3）输入来进行单独时钟。在通用时钟模式下，CE输入作为传递CC信号给触发器的控制信号。提供了异步设置和复位控制。

文件类型: PDF 大小:62 KB

SY10/100E122是9位缓冲器，专为使用在新的、高性能ECL系统而设计。E122提供九个非反相缓冲器。

文件类型: PDF 大小:57 KB