ALTERA说明书大全
ALTERA DDR and DDR2 SDRAM Controller Compiler User Guide
本手册介绍了如何使用Altera的DDR和DDR2 SDRAM控制器编译器(DDR SDRAM Controller Compiler)，并提供使用指南。
文件类型: PDF 大小:1636 KB
ALTERA 10-Gbps Ethernet MAC MegaCore Function 用户指南
10-Gbps Ethernet MAC MegaCore Function User Guide，介绍了10-Gbps Ethernet MAC MegaCore Function 的使用方法和注意事项。
文件类型: PDF 大小:2546 KB
ALTERA MAX 9000 数据手册
MAX 9000 可编程逻辑器件系列是一款基于第三代多阵列矩阵 (MAX®) 架构的高性能 CMOS EEPROM 可编程逻辑器件 (PLD)。
文件类型: PDF 大小:490 KB
ALTERA MAX 7000 数据手册(2)
MAX 7000 是 Altera 公司生产的一种高性能 EEPROM 可编程逻辑器件 (PLD)，基于第二代 MAX 架构。MAX 7000 系列器件具有 5.0 V 的 in-system programmability (ISP)，通过内置的 IEEE Std. 1149.1 Joint Test Action Group (JTAG) 接口，并且该 ISP 电路符合 IEEE Std. 1532 标准。MAX 7000 系列包括 5.0 V MAX 7000 器件和 5.0 V ISP 基于的 MAX 7000S 器件。MAX 7000S 器件中具有 128 个或更多宏单元时，具有内置的 JTAG 边界扫描测试 (BST) 电路。MAX 7000 系列器件具有从 600 个到 5,000 个可用门的逻辑密度，并且具有 5 ns 的引脚到引脚的逻辑延迟，可实现高达 175.4 MHz 的计数器频率 (包括互连)。PCI 兼容器件可用。
文件类型: PDF 大小:438 KB
ALTERA MAX 7000 数据手册(1)
MAX 7000是Altera公司推出的一种高性能、EEPROM-based的PLD，基于第二代MAX架构。该系列器件包括5.0V的MAX 7000和5.0V ISP-based MAX 7000S器件。该系列器件具有5ns的pin-to-pin逻辑延迟，最高可达175.4MHz的计数器频率。
文件类型: PDF 大小:433 KB
ALTERA MAX 7000A 数据手册(3)
MAX 7000A是Altera公司生产的一款高性能3.3V EEPROM-based可编程逻辑器件（PLD），其架构是第二代Multiple Array MatriX (MAX)，支持3.3V in-system programmability (ISP)，以及IEEE Std. 1149.1 Joint Test Action Group (JTAG) interface，具有advanced pin-locking capability。此外，MAX 7000AE device in-system programmability (ISP) circuitry compliant with IEEE Std. 1532，而EPM7128A和EPM7256A device ISP circuitry compatible with IEEE Std. 1532。MAX 7000A还支持JEDEC Jam Standard Test and Programming Language (STAPL) JESD-71。
文件类型: PDF 大小:388 KB
Altera Corporation EPM7064 & EPM7064S Dedicated Pin-Outs ver. 1.0 技术资料
该文件介绍了Altera Corporation的EPM7064和EPM7064S产品的引脚布局和输入/输出引脚的详细信息。
文件类型: PDF 大小:41 KB
ALTERA MAX 7000A 数据手册(2)
MAX 7000A是Altera公司推出的一款高性能3.3-V EEPROM-based programmable logic devices (PLDs)，基于第二代Multiple Array MatriX (MAX®)架构，具有3.3-V in-system programmability (ISP)，并通过内置的IEEE Std. 1149.1 Joint Test Action Group (JTAG)接口实现了先进的pin-locking capability，还支持IEEE Std. 1149.1 compliant built-in boundary-scan test (BST) circuitry和JEDEC Jam Standard Test and Programming Language (STAPL) JESD-71等技术
文件类型: PDF 大小:1861 KB
ALTERA MAX 7000A 数据手册(1)
MAX 7000AE是一种高性能的3.3V EEPROM可编程逻辑器件(PLD)，采用第二代多阵列矩阵(MAX)架构。它支持3.3V的现场可编程性(ISP)，具有内置的IEEE Std. 1149.1 Joint Test Action Group (JTAG)接口和较强的针脚锁定能力。该器件还具有内置的边界扫描测试(BST)电路，支持JEDEC Jam Standard Test and Programming Language (STAPL) JESD-71。它与5.0V的MAX 7000S器件针脚兼容，可提供从600到10,000个可用门的高密度PLD。
文件类型: PDF 大小:388 KB
Altera Corporation EPM3512A Dedicated Pin-Outs ver. 1.0 技术资料
该文档介绍了EPM3512A芯片的引脚分配。EPM3512A是一款具有208引脚PQFP封装和256引脚FineLine BGA封装的芯片。文档提供了不同引脚的功能和连接信息。
文件类型: PDF 大小:44 KB
Altera Corporation EPM3128A Dedicated Pin-Outs ver. 2.0 技术资料
This is the pin-out information of EPM3128A.
文件类型: PDF 大小:37 KB
ALTERA MAX 3000A 数据手册(3)
MAX 3000A 是Altera公司推出的高性能、低成本的基于CMOS EEPROM的PLD器件， 该系列器件采用多阵列矩阵(MAX®)体系结构，集成了3.3V 的in-system programmability(ISP)功能。 该系列器件提供600 到5,000 个可用门。
文件类型: PDF 大小:314 KB
ALTERA MAX 3000A 数据手册(2)
MAX 3000A 是Altera公司生产的一款高性能、低成本的基于CMOS EEPROM的PLD，采用MAX架构，具有3.3V in-system programmability (ISP)、高密度PLD、4.5-ns pin-to-pin logic delays、MultiVoltTM I/O interface等特点
文件类型: PDF 大小:314 KB
ALTERA MAX 3000A 数据手册(1)
该数据表提供了有关Altera MAX3000A可编程逻辑器件（PLD）的详细信息，包括功能、特征、引脚数、封装、电压等。
文件类型: PDF 大小:314 KB