摩托罗拉说明书大全

这些晶体管专为在感应电路中进行高压、高速、功率开关而设计，其中下降时间至关重要。它们特别适用于线路操作开关模式应用。MJ16012 和 MJW16012 是 MJ16010 和 MJW16010 的高增益版本，适用于驱动电流有限的应用。•开关电源•快速关断时间 - TC = 100 °C•逆变器 50 ns 感应下降时间（典型）•线圈 90 ns 感应交叉时间（典型）•继电器驱动器 800 ns 感应存储时间（典型）•电机控制•100�C 性能指定为：•偏转电路反向偏置 SOA 感应负载开关时间感应负载饱和电压泄漏电流

文件类型: PDF 大小:550 KB

1

文件类型: PDF 大小:0 KB

MC10E404/100E404是一种4位差分AND / NAND器件。该器件的差分操作使其在脉冲整形应用中非常理想，其中占空比偏差是关键。采用了特殊设计技术来最小化上下电平门输入之间的差异。由于负2输入NAND功能等效于2输入OR功能，因此该器件的差分输入和输出还允许其用作完全差分的2输入OR / NOR功能。该器件的输出上升/下降时间显著快于大多数其他标准ECLinPS器件，从而增加了带宽。差分输入具有夹紧结构，将处于开路输入条件下的门的Q输出强制转为低状态。因此，未使用的门的输入可以保持开路状态，不会影响器件的其他部分的操作。请注意，只有在两个输入都低于VCC的2.5V时，输入夹紧才会生效。

文件类型: PDF 大小:69 KB

MC10E/100E337 is a 3-bit registered bus transceiver with scan.

文件类型: PDF 大小:119 KB

MC10E/MC100E336 是一个集成电路，包含三个总线收发器，分别带有发送和接收寄存器。

文件类型: PDF 大小:115 KB

MC100LVE310是一款低压、低偏置2:8差动ECL（Emitter-Coupled Logic）分频缓冲器，专为时钟分配设计。该器件采用全差动时钟路径，以最小化器件和系统的偏置。LVE310具有两个可选择的时钟输入，可允许将冗余或测试时钟纳入系统时钟树中。MC100E310与National 100310器件兼容。MC100LVE310工作电压为-3.3V，而MC100E310则采用标准的-4.5V 100E电压供应，提供相同的功能和性能。

文件类型: PDF 大小:80 KB

MC100LVE310是一款低压、低偏斜的2:8差动ECL分频缓冲器，专为时钟分发设计。该器件采用全差动时钟路径，以尽量减小器件和系统的偏斜。LVE310提供两个可选择的时钟输入，可将冗余或测试时钟并入系统时钟树中。MC100E310与National 100310器件兼容。MC100LVE310工作电压为-3.3V，而MC100E310则提供相同的功能和性能，工作电压标准为-4.5V。

文件类型: PDF 大小:132 KB

MC10E/100E256是一款3位4:1多路复用器，它具有透明锁存器和差分输出。当锁存使能(LEN)为低时，锁存器是透明的，输出数据由多路复用器选择控制。LEN高电平会锁存输出。主复位(MR)会覆盖所有其他控制，将Q输出设置为低。

文件类型: PDF 大小:70 KB

该数据表提供了MC10E/100E256的数据，包括引脚定义、功能表和逻辑图等。

文件类型: PDF 大小:70 KB

1

文件类型: PDF 大小:0 KB

MC10E/100E241是8位可移位寄存器。与E141等标准通用移位寄存器不同，E241具有内部数据反馈组织，因此SHIFT控制覆盖了HOLD/LOAD控制。这使得可以使用单个控制线切换正常的HOLD和LOAD操作，而无需外部门控。它还可以通过单个SHIFT控制线切换到扫描模式。8个输入D0-D7接受并行输入数据，而在移位模式下S-IN接受串行输入数据。数据在CLK的正向上升沿之前接受一个设置时间;移位也发生在正时钟边缘。Master Reset引脚(MR)上的高电平异步将所有寄存器重置为零。

文件类型: PDF 大小:69 KB

1

文件类型: PDF 大小:0 KB

MC10E/100E212是一种可扫描的注册ECL驱动器，通常用作ECL缓存驱动器的扇出内存地址驱动器。它具有较大的时钟到输出延迟、双差分输出、主复位和扫描输出等特点。

文件类型: PDF 大小:70 KB

MC10E/100E212是可扫描注册的ECL驱动器，通常用作ECL缓存驱动器的扇出存储器地址驱动器。在基于VLSI阵列的CPU设计中，使用E212允许用户节省阵列输出单元功能和输出引脚。输入移位寄存器设计有控制逻辑，极大地方便了其在边界扫描应用中的使用。

文件类型: PDF 大小:70 KB

MC10E/100E211是一种低偏置1:6倍频器，专门设计用于低偏置时钟分配应用。它可以由差分或单端ECL驱动，或者如果使用正电源，则可以由PECL输入信号驱动。如果要使用单端输入，则应将VBB引脚连接到CLK输入，并通过0.01µF电容器旁路接地。VBB供应被设计为在单端输入条件下作为E211输入的开关参考，因此该引脚只能源/汇0.5mA电流。

文件类型: PDF 大小:78 KB

MC10E/100E211是一款低偏移1:6分频器，专为低偏移时钟分配应用而设计。该设备可以由差分或单端ECL驱动，或者如果使用正电源，则可以由PECL输入信号驱动（PECL是Positive ECL的缩写，PECL电平是相对于+5V而不是地的ECL电平）。如果要使用单端输入，VBB引脚应连接到CLK输入，并通过0.01µF电容器旁路到地。VBB供电被设计为在单端输入条件下作为E211输入的切换参考，因此该引脚只能提供/吸收最多0.5mA的电流。

文件类型: PDF 大小:78 KB

MC100LVE210是一款低压、低偏移双差分ECL分频缓冲器，专为时钟分配设计。该器件在一个芯片上集成了一个1:4和一个1:5缓冲器。采用全差分时钟路径，以最小化器件和系统偏移。双缓冲器允许通过单个芯片进行两个信号的分频，从而将两个基本信号之间的偏移从部件到部件偏移减少到输出到输出偏移。与使用两个LVE111相比，这种能力将偏移减少了4倍。MC100LVE210在-3.3V供电的情况下工作，而MC100E210则从标准的-4.5V 100E电压供应提供相同的功能和性能。

文件类型: PDF 大小:80 KB

1

文件类型: PDF 大小:0 KB

MC10EL/100EL04是2输入的AND/NAND门，具有更高性能。与E104相比，EL04的传播延迟和输出转换时间明显更快，非常适合需要极致AC性能的应用。

文件类型: PDF 大小:52 KB

MC10EL/100EL01是一个4输入OR/NOR门，该器件具有更高性能功能，与E101器件功能等效。与E101相比，EL01的传播延迟和输出转换时间明显更快，非常适合那些需要极限AC性能的应用。

文件类型: PDF 大小:51 KB