Micrel说明书大全
MICREL SY100S834/SY100S834L ClockWorks 数据手册
SY100S834/L 是专门为低偏斜时钟生成应用而设计的低偏斜 (÷1, ÷2, ÷4) 或 (÷2, ÷4, ÷8) 时钟生成芯片。内部分频器彼此同步, 因此, 公共输出边缘都精确地对齐。该器件可以由差分或单端 ECL 或, 如果使用正电源, PECL 输入信号驱动。此外, 通过 VBB 输出, 可以将正弦源 AC 耦合至器件。如果要使用单端输入, 则应将 VBB 输出连接到 CLK 输入并通过 0.01µF 电容旁路至地。VBB 输出被设计为在单端输入条件下充当 SY100S834/L 输入的开关参考。因此, 此引脚只能源/接入高达 0.5mA 的电流。功能选择 (FSEL) 输入用于确定时钟生成芯片的功能。当 FSEL 输入为低时, SY100S834/L 作为一个除以 2、4 和 8 的时钟生成芯片。但是, 如果 FSEL 输入为高, 则它作为一个除以 1、2 和 4 的时钟生成芯片。这种后一特性将时钟频率提高两倍。公共使能 (EN) 是同步的, 以便内部分频器仅在内部时钟已经处于低电平状态时才能使能/禁用。这避免了当设备使能/禁用时在内部时钟上生成 runt 时钟脉冲的任何机会, 这可能发生在异步控制时。内部时钟的最大频率为 100MHz。
文件类型: PDF 大小:68 KB
MICREL SY10EL16VA-VF, SY100EL16VA-VF 数据手册
SY10/100EL16VA-VF are differential receivers. The devices are equivalent to SY10/100EL16 or SY10/ 100EL16V with enhanced capabilities. The QHG, /QHG outputs have a DC gain several times larger than the DC gain of the Q output. The SY10/100EL16VA have an identical pinout to the SY10/100EL16 or SY10/100EL16V. It provides a VBB output for either single-ended application or as a DC bias for AC coupling to the device. The SY10/100EL16VB are very similar to the SY10/ 100EL16VA. The /Q output is provided for feedback purposes. The SY10/100EL16VC provides an /EN input which is synchronized with the data input (D) signal in a way that provides glitchless gating of the QHG and /QHG outputs. When the /EN signal is LOW, the input is passed to the outputs and the data output equals the data input. When the data input is HIGH and the /EN goes HIGH, it will force the QHG LOW and the /QHG HIGH on the next negative transition of the data input. If the data input is LOW when the /EN goes HIGH, the next data transition to a HIGH is ignored and QHG remains LOW and /QHG remains HIGH. The next positive transition of the data input is not passed on to the data outputs under these conditions. The QHG and /QHG outputs remain in their dis- abled state as long as the /EN input is held HIGH. The /EN input has no influence on the /Q output and the data input is passed on (inverted) to this output whether /EN is HIGH or LOW. This configuration is ideal for crystal oscillator applica- tions, where the crystal oscillator provides the clock.
文件类型: PDF 大小:134 KB
MICREL ClockWorks SY100EL15L 数据手册
SY100EL15L是一款低斜率1:4时钟分配IC，专为低斜率时钟分配应用而设计。该设备可以由差分或单端ECL驱动，如果使用正电源，则可以由PECL输入信号驱动。如果要使用单端输入，则VBB输出应连接到CLK输入，并通过0.01µF电容器旁路到地。VBB输出被设计为单端输入条件下EL15的开关参考。因此，该引脚只能源/汲取最多0.5mA的电流。EL15具有多路复用的时钟输入，允许分配较低速的扫描或测试时钟以及高速系统时钟。当SEL引脚为LOW（或左开放并由输入下拉电阻拉低）时，它将选择差分时钟输入。公共使能（EN）是同步的，因此只有在输出已经处于LOW状态时，才会使能/禁用输出。这避免了在异步控制时可能生成的有问题的时钟脉冲。内部触发器在输入时钟的下降沿上锁存，因此所有相关的规格限制都参考于时钟输入的负边沿。当两个差分输入都开放时，CLK输入将被拉低到VEE，CLK输入将偏置于VCC/2。
文件类型: PDF 大小:53 KB
MICREL Precision Edge SY10EL15, SY100EL15 数据手册
SY10/100EL15是一款低偏斜1:4时钟分布芯片，专为低偏斜时钟分布应用而设计。该器件可以由差分或单端ECL或，如果使用正电源，则可以由PECL输入信号驱动。如果要使用单端输入，则应将VBB输出连接到CLK输入，并通过0.01µF电容旁路到VCC。VBB输出被设计为在单端输入条件下作为EL15输入的开关参考，因此此引脚只能提供/消耗高达0.5mA的电流。EL15具有多路复用时钟输入，可用于同时分发较低速度的扫描时钟或测试时钟以及高速系统时钟。当低电平（或未接线并由输入下拉电阻拉低）时，SEL引脚将选择差分时钟输入。公共使能（EN）是同步的，因此只有在它们已经处于低电平状态时，输出才会被使能/禁用。这样可以避免当设备被使能/禁用时产生跑步时钟脉冲，这可能会发生在异步控制时。内部触发器在输入时钟的下降沿上被时钟，因此所有相关的规格限制都引用了时钟输入的负沿。
文件类型: PDF 大小:59 KB
MICREL SY10E158, SY100E158 数据手册
SY10/100E158 是一款 5 位 2:1 多路复用器，具有差分输出，设计用于新的高性能 ECL 系统。多路复用器操作由 SEL (选择) 信号控制，该信号选择每个多路复用器要传输的两位输入数据之一。
文件类型: PDF 大小:56 KB
MICREL SY10E157 SY100E157 MULTIPLEXER 数据手册
SY10E157是美国Micrel公司生产的一款四路2:1多路复用器，具有独立的选择控制功能，输出数据由独立的选择（SEL）输入控制，适用于随机逻辑设计。
文件类型: PDF 大小:58 KB
MICREL SY10E156 SY100E156 MUX-LATCH 数据手册
SY10/100E156 是一款三路 4:1 多路复用器，可用于新一代高性能 ECL 系统。它具有差分输出、异步主复位、双锁存使能、兼容工业标准 10KH、100K ECL 电平、内部 75KΩ 输入拉下电阻等特点。
文件类型: PDF 大小:60 KB
MICREL SY10E155 SY100E155 MUX-LATCH 数据手册
SY10/100E155 是 6 位 2:1 多路复用器，带有单端输出，适用于新的高性能 ECL 系统。
文件类型: PDF 大小:60 KB
MICREL SY10E154 SY100E154 MUX-LATCH 数据手册
SY10/100E154是一种5位2:1多路复用器，具有差分输出的锁存器。它适用于新型高性能ECL系统。它具有异步主复位、双锁存使能等特点，完全兼容行业标准的10KH、100K ECL电平。该产品采用28引脚PLCC封装。
文件类型: PDF 大小:61 KB
MICREL SY10E151 SY100E151 FINAL 数据手册
该文档介绍了一款名为SY10/100E151的产品。它是一种高速、边沿触发的6位D型寄存器，具有差分输出。产品特点包括：1100MHz的切换频率，-4.2V至-5.46V的VEE范围，异步主复位功能，双时钟输入，与行业标准的10KH、100K ECL电平完全兼容，内部带75KΩ输入下拉电阻，与Motorola MC10E/100E151完全兼容，以及28引脚PLCC封装。
文件类型: PDF 大小:72 KB
MICREL SY10E151 SY100E151 数据手册
SY10/100E151 是 6 个边缘触发、高速度、主从 D 型翻转锁存器，具有差分输出，设计用于新、高性能 ECL 系统。
文件类型: PDF 大小:61 KB
MICREL SY10E150 SY100E150 数据手册
SY10/100E150是6位D锁存器，带有差分输出，设计用于新一代高性能ECL系统。当两个锁存使能(LEN1、LEN2)均处于逻辑低时，锁存器处于透明模式，输入数据通过到输出。在LEN1或LEN2(或两者)上逻辑高时，锁存输入数据。主复位(MR)覆盖所有其他信号，将Q输出设置为逻辑低。
文件类型: PDF 大小:60 KB
MICREL SY10E143 SY100E143 数据手册
该文件介绍了SY10/100E143型号的高速9位保持寄存器的特点和特性，适用于新型高性能ECL系统。它具有并行输入数据接口、选择模式、时钟输入、主复位功能等。该产品适用于高速寄存器、流水线寄存器、同步操作以及字节宽度奇偶校验等应用。
文件类型: PDF 大小:61 KB
MICREL SY10E142 SY100E142 数据手册
该文件介绍了一款高速的9位移位寄存器，适用于新型高性能ECL系统。它具有并行输入和串行输入功能，可用于诊断扫描寄存器、并行到串行转换和字节宽奇偶校验等应用。
文件类型: PDF 大小:61 KB
MICREL SY10E116 SY100E116 数据手册
SY10/100E116 是五路差分线路接收器，旨在用于新的高性能ECL系统。该设备具有发射极跟随器输出和用于单端接收的内部生成参考电源（VBB）。
文件类型: PDF 大小:61 KB
MICREL SY10E112 SY100E112 数据手册
SY10E112是Micrel公司推出的一种高性能ECL驱动器。该器件具有600ps的最大传播延迟，-4.2V到-5.5V的VEE范围，兼容行业标准的10KH和100K I/O电平，内部具有75KΩ输入下拉电阻，并与Motorola MC10E/100E112兼容。该器件采用28针PLCC封装。
文件类型: PDF 大小:60 KB
MICREL MIC5219 说明书
该数据表详细描述了MIC5219 500mA-峰值输出LDO调节器的特点特性，包括高峰值输出电流能力、极低压降、1%输出电压精度、轻负载下10mV典型压降、满负载下500mV最大压降、500mA峰值输出额定值、仅限于封装和布线的连续输出电流、CMOS或TTL兼容信号可启用或关闭MIC5219、禁用时功耗降至几乎为零、最小化压降接地电流以延长电池寿命、反向电池保护、电流限制、过温关断以及超低噪声选项等。
文件类型: PDF 大小:145 KB
MICREL SY89421V 数据手册
The SY89421V is a digital Phase Locked Loop based on Micrel-Synergy's differential PLL technology. It is capable of operating in the 30MHz to 560MHz reference input frequency range, and up to 2000MHz with the HFIN input and an external VCO. Use of a phase-frequency detector results in excellent PLL locking and tracking characteristics. Error correction voltages are generated by the detector if either phase or frequency deviations occur. The VCO has a frequency range covering more than a 2:1 ratio from 480MHz to 1120MHz. Feedback for the loop is realized by connecting FOUT, FOUT to FIN, FIN by means of external circuitry. This allows the flexibility of inserting additional circuitry off-chip in the feedback paths, such as an additional divider and/or buffer. Pulldown resistors are required for the FOUT and FOUT pins. High frequency inputs HFIN, HFIN and corresponding outputs HFOUT, HFOUT are featured for use with external components such as an active loop filter and a high frequency VCO. Select pins S1 and S2 are used to program the N divider for optimum VCO operation, in other words with the VCO in the center of its range. Select pin S3 allows bypassing the N divider enabling the PLL to output the VCO directly. Select pin S4 is used to select off-chip or on-chip VCO. Select pin S5 enables the divide-by-two prescaler, which is useful in frequency doubling applications. All Select pins are TTL compatible.
文件类型: PDF 大小:61 KB